

1

【特許請求の範囲】

【請求項1】 送信側機器から送出される所定フォーマ ットの伝送信号を受信側機器で受け、この伝送信号を上 記受信側機器に対応するフォーマットに復調すると共 に、上記伝送信号に同期した基本クロックを発生するイ ンターフェイス回路において、上記伝送信号を受信して ビットの切り換わりのタイミングに従う第1のクロック を発生する受信手段と、上記第1のクロックを電圧制御 発振器が発振する第2のクロックと位相比較し、位相差 に応じて上配電圧制御発振器の発振周波数を制御する位 10 相ロックループと、上記伝送信号を上記第2のクロック に基づいて受信側機器に対応するフォーマットに復調す る復綴手段と、上記受信手段が上記伝送信号を受信して から上記伝送信号に上記第2のクロックが同期するまで の期間を計測する計測手段と、を備え、上記計測手段が 上記伝送信号の受信から上記第2のクロックの同期まで の期間の計測過程で、その計測値が一定値に達したとき に上記位相ロックループの位相比較器及び電圧制御発振 器を初期設定することを特徴とするインターフェイス回

【簡求項2】 上記復闘手段で復讐された復闘信号の誤 りを判定し、所定の期間にわたって誤りが無いときに、 上記伝送信号に上記第2のクロックが同期したと判定す ることを特徴とする請求項1記載のインターフェイス回

【請求項3】 上記位相ロックループにおける位相比較 出力が特定のレベルの範囲内になったときに、上記伝送 信号に上記第2のクロックが同期したと判定することを 特徴とする請求項1記載のインターフェイス回路。

【請求項4】 与えられる制御電圧に応じた周波数のク ロックを発生する電圧制御発振器と、この電圧制御発振 器の発振するクロックと一定周期の基準クロックとの位 相を比較する位相比較器と、上記位相比較器の比較出力 を受けて上記電圧制御発振器に制御電圧として与えるロ ーパスフィルタと、上記位相比較器及び電圧制御発振器 の立ち上がりから上記基準クロックに上記電圧制御発振 器の発振するクロックが同期するまでの期間を計測する 計測手段と、を備え、上配計測手段が立ち上がりから上 記第2の信号の同期までの期間の計測過程で、その計測 値が一定値に達したときに上記位相比較器及び上記電圧 40 制御発振器を再度初期設定することを特徴とする位相口 ックループ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数の機器間でデータ の伝送を行う場合に、受信側で伝送信号を受けるインタ ーフェイス回路に関する。

[0002]

【従来の技術】コンパクトディスクプレーヤやデジタル

間において、所定のフォーマットに従うデータ伝送を行 う場合、伝送信号の受信側では、各機器を伝送信号に同 期させると共に、受信した伝送信号を各機器に対応する フォーマットに復調するように構成される。この構成に より、それぞれの機器内で用いられる個号のフォーマッ トが異なる場合でも、互いにデータの受け渡しが可能と なる。

【0003】受信側の機器で伝送信号を受けるインター フェイス回路を図5に示す。送信側の機器から送られて くる伝送信号Dirは、まず受信回路1に取り込まれ、こ の受信回路1から復調回路2に入力される。伝送信号D いは、例えばEIAJ (日本電子機械工業会) のフォー マットに従い、図6に示すように4ピットの固定信号部 分及び28ピットのデータ部分で構成され、これらの3 2ピットの信号が連続している。受信回路1において は、パイフェーズ符号に変調された伝送信号Dimのデー 夕部分のピットの切り換わりが検波され、その切り換わ りのタイミングに一致したクロックDCKが取り出され る。このクロックDCKは、位相ロックループ3に入力 され、クロックDCKに同期した基準クロックBCKを 発生するように構成される。位相ロックループ3は、電 圧制御発振器、位相比較器及びローパスフィルタからな り、位相比較器の出力に応じて発振周波数が制御される 電圧制御発振器の出力が、基準クロックBCKとして受 僧回路1及び復調回路2に供給される。そして、復調回 路2は、伝送信号Dinに同期した基準クロックBCKに 基づき、伝送信号Draに対して各ピットのパリティチェ ックやオーディオ機器に対応するフォーマットへの復調 等の処理を施し、伝送信号Dtxに同期した所望のフォー マットのオーディオ信号ADSを次段の回路に出力す

【0004】逆に、送信側の機器では、そのオーディオ 機器に対応するフォーマットから各オーディオ機器に共 通の所定のフォーマットに変調した後に伝送ラインに送 出するように構成される。従って、このようなインター フェイス回路によれば、受信側機器において、伝送信号 Dulに同期し、且つ各オーディオ機器に対応するフォー マットのオーディオ信号ADSを得られることになるた め、オーディオ機器間で信号のフォーマットが異なって いる場合でも、信号の伝送が可能になる。

【発明が解決しようとする課題】上述のようなデジタル オーディオ用のインターフェイス回路においては、伝送 信号DINの周波数が広い範囲、例えば先のEIAJのフ オーマットの場合、32KHz~48KHzの範囲で切 り換えられるため、周波数の切り換え時点で位相ロック ループ3の同期が外れることになる。この場合、位相口 ックループ3においては、位相比較器の出力を電圧制御 発振器に帰還する帰還路の時定数を小さく設定して位相 オーディオテープレコーダ等のデジタルオーディオ機器 50 ロックループ 3 の立ち上がりを速くし、インターフェイ

30

. 3

ス回路が伝送信号Diaの周波数の切り換えに追従できる ように構成される。

【0006】しかしながら、位相ロックループ3の帰還 路の時定数が小さくなると、電圧制御発振器の発振が不 安定になり、位相ロックループ3から得られる基準クロ ックBCKにジッタが発生することになる。このため、 帰還路の時定数を必要以上に小さくすることができず、 伝送信号Dtmの周波数が大きく変更された場合には、基 準クロックBCKが伝送信号Draに同期するまでに長い 期間を要することになる。場合によっては、基準クロッ 10 クBCKの1クロックパルスがクロックDCKに偶然に 一致して基準クロックBCKの周波数が伝送信号Dinと 異なる値で固定され、位相ロックループ3がロックしな くなる虞れが生じる。

【0007】そこで本発明は、伝送信号Diaの周波数が 変更されたときに、位相ロックループ3がロックしなく なるのを防止し、伝送信号Dixの受信ができなくなるこ とを無くすことを目的とする。

[0008]

解決するためになされたもので、その特徴とするところ は、送信側機器から送出される所定フォーマットの伝送 信号を受信側機器で受け、この伝送信号を上記受信側機 器に対応するフォーマットに復蘂すると共に、上記伝送 信号に同期した基本クロックを発生するインターフェイ ス回路において、上配伝送信号を受録してピットの切り 換わりのタイミングに従う第1のクロックを発生する受 信手段と、上記第1のクロックを電圧制御発振器が発振 する第2のクロックと位相比較し、位相差に応じて上記 電圧制御発振器の発振周波数を制御する位相ロックルー 30 れない。 プと、上記伝送信号を上記第2のクロックに基づいて受 信倒機器に対応するフォーマットに復調する復調手段 と、上記受信手段が上記伝送信号を受信してから上記伝 送信号に上記第2のクロックが同期するまでの期間を計 測する計測手段と、を燃え、上記計測手段が上記伝送信 母の受信から上記第2のクロックの同期までの期間の計 測過程で、その計測値が一定値に達したときに上記位相 ロックループの位相比較器及び電圧制御発振器を再度初 期設定することにある。

[0009]

【作用】本発明によれば、位相ロックループの電圧制御 発振器が発振する第2のクロックが、所定の期間を経過 しても伝送信号Dcxから得られる第1のクロックに同期 しなかった場合に、位相比較器及び電圧制御発振器が初 期設定され、再度第2のクロックが第1のクロックと位 相比較されて第2のクロックの周波数が調整される。

[0010]

【実施例】本発明の実施例を図面に従って説明する。本 発明のインターフェイス回路の構成を図1に示す。この 図において、受信回路1及び復調回路2は、図5と同様 50 め、基準クロックBCKの1クロックパルスがクロック

に、送磁側機器から送られる伝送信号Draを受信回路1 に取り込み、受信回路1から復調回路2に伝送信号Din を与えるように構成される。

【0011】本発明の特徴とするところは、受信回路1 が伝送信号Dixを受信してから特定の期間を経過して も、基準クロックBCKが伝送信号Drxに同期しなかっ た場合に、位相ロックループ10をリセットすることに ある。即ち、位相ロックループ10は、クロックDCK と基準クロックBCKとの位相を比較する位相比較器1 1、位相比較器11の出力PDを受けるローパスフィル タ12及びローパスフィルタ12が出力する制御電圧V cに応じて発振周波数が変化する電圧制御発振器13か らなり、位相ロックループ10が特定期間内にロックし なかったことが検知されると、位相比較器 1 1 及び電圧 制御発振器13がリセットされて再び基準クロックBC KとクロックDCKとの位相比較を開始する用に樽成さ れる。

【0012】復觸回路2には、復調処理が正常に行われ るか否かの判定により位相ロックループ10のロックを 【課題を解決するための手段】本発明は、上述の課題を 20 検知するロック検知部14が設けられ、このロック検知 部14の出力し口に基づいてPLL制御回路15で位相 ロックループ10がロックするまでの期間が計測され る。このロック検知部11は、復調回路2で行われるパ リティチェックの結果に数回連続してエラーが生じなか った場合に位相ロックループ10がロックしたと判定す るように構成される。これは、位相ロックループ10の ロック判定の誤りを防止するためで、基準クロックBC Kの1クロックパルスが偶然にクロックDCKに一致し た場合は、位相ロックループ10がロックしたと判定さ

> 【0013】また、PLL制御回路15は、図2に示す ように、ロック検知部14の出力しDでリセットされて 基準クロックBCKでカウントアップされるカウンタ1 6と、このカウンタ16の出力が特定の値に達したこと を判定するデコーダ17からなり、ロック検知部14が 位相ロックループ10のロックを検知するまでは、カウ ンタ16が基準クロックBCKをカウントする用に構成 される。そして、カウンタ16のカウント値が特定の値 に達すると、即ち特定のクロック期間が経過した後に、 40 デコーダ17がリセットパルスRSPを位相ロックルー

プ10の位相比較器11及び電圧制御発振器13に与え る。従って、デコーダ17に設定される値に対応する期 間が経過しても位相ロックループ10のロックが確認さ れなかった場合には、位相ロックループ10が初期設定 されて、基準クロックBCKの伝送信号Dinに対する位 相の制御が再度行われることになる。

【0014】以上の機成によれば、基準クロックBCK が伝送信号Dinに同期しない場合でも、特定の期間を経 過した時点で位相ロックループ10がリセットされるた 5

DCKに偶然に一致して基準クロックBCKが伝送信号 Dinとは異なる周波数で固定されることがなくなる。なお、位相ロックループ10がロックしたのを判定する方法としては、復調回路2でのパリティチェックエラーを検知する方法の他に、位相比較器12の出力や、ローパスフィルタ13の出力から判定する方法も可能である。例えば、ローパスフィルタ13の出力レベル、即ち、制御電圧Vcのレベルを判定するレベル判定回路を設けて、制御電圧Vcが所定の範囲に入ったときに位相ロックループ10がロックしたと判定するように構成する。あるいは、位相比較器11の出力PDの立ち上がり及び立ち下がりを検波し、位相比較器11から電源電位または接地電位が出力されている期間を計測して位相ロックループ10のロックを判定する用に構成することも可能である。

[0015]

【発明の効果】本発明によれば、位相ロックループが伝送信号に同期しない状態で固定されることがなくなり、 伝送信号を受信できなくなるのを防止することができ る。従って、インターフェイス回路の立ち上がりを確実 にすることができ、信頼性を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すプロック図である。


【図2】PLL制御回路の回路図である。


【図 3】従来のインターフェイス回路のプロック図である。

【図4】 伝送信号のフォーマットを示す図である。 【符号の説明】

10 1 受信回路

- 2 復調回路
- 3、10 位相ロックループ
- 11 位相比較器
- 12 ローパスフィルタ
- 13 鐵江制御発振器
- 14 ロック検知部
- 15 PLL制御回路
- 16 カウンタ
- 17 デコーダ





[图2]


Dow ADS

ADS

DCK 3

PLL

BCK



【図4】